Обновления IP-ядер Altera в версии 16.0

Основные изменения коснулись коммуникационных IP-ядер: улучшены их характеристики, расширен наборпримеров, которые запускаются в несколько кликов.

Altera подготовила несколько видео-демонстраций возможностей высокоскоростных коммуникационных IP-ядер на СБИС ПЛ семейства Arria 10:

  • Демонстрация производительности аппаратного IP-ядра PCI Express в Arria 10, которое позволяет достичь пропускной способности в 6.8 Гбайт/с, а также свыше 500 тысяч операций ввода/вывода в секунду (IOPS);
  • Совместная с TE Connectivity демонстрация передачи данных между двумя платами на Arria 10 по протоколу Interlaken Look-Aside на скорости 300 Гбит/с;
  • Видео из раздела Engineer to Engeneer посвященное работе с IP-ядром контроллера интерфейсаJESD204B. Стандарт JESD204B описывает взаимодействие вычислительных устройств с блоками ЦАП/АЦП по последовательному интерфейсу на скоростях до 12,5 Гбит/с. IP-ядро JESD204B от Altera в СБИС ПЛ Arria 10 позволяет обмениваться на скоростях до 15 Гбит/с.

В версии 16.0 доступны новые примеры для следующих IP-ядер:

Для ряда IP-ядер упрощена отладка с использованием SignalTap II в семействе Arria 10: специальный скрипт автоматически генерирует файл SignalTap II с ключевыми точками тестирования конкретного IP-ядра, что существенно ускоряет процесс отладки. К таким IP-ядрам относятся:

Использование данного подхода демонстрируется в видео 1st Level SignalTap II IP Debug Video.

Коммуникационные IP-ядра Altera такие как контроллеры 10G/40G/100G Ethernet, Interlaken 10G — 300G, PCI Express, DDR4, по праву считаются лучшими в своем классе.

Более подробно с обновлениями IP-ядер в версии 16.0 можно ознакомиться на страничке What's newофициального сайта Altera, а также в Release Notes на соответствующее IP-ядро.

Источник:
0
24.05.2016 16:30
357

Комментарии

Нет комментариев. Ваш будет первым!
Загрузка...

Будь в курсе новостей!

Раз в неделю мы отправляем дайджест с самыми популярными статьями.